尽管摩尔定律的步子已大幅放慢，但工艺节点仍已演进至1nm以下。在最新的逻辑节点中，传统器件架构已不具优势，而互补场效应晶体管(CFET)是一种极具吸引力的器件架构。本文介绍CFET在先进节点中的集成，单片和顺序集成方案评估，并提出了顺序CFET工艺流程 ...

在不久之前，我们曾披露，复旦大学微电子学院的周鹏教授，包文中研究员及信息科学与工程学院的万景研究员，创新地提出了硅基二维异质集成叠层晶体管技术。该技术利用成熟的后端工艺将新型二维材料集成在硅基芯片上，并利用两者高度匹配的物理特性 ...

相较于现有主流FinFET与水平GAA晶体管集成电路工艺，CFET突破了传统N/P-FET共平面布局间距的尺寸限制，可将集成电路中逻辑 ...

日前，台积电资深副总经理暨副共同首席运营官张晓强在2024技术论坛上宣布，台积电已成功集成不同晶体管架构，在实验室做出CFET（互补式场效应晶体管）。张晓强指出，CFET预计将被导入下一代的先进逻辑工艺。CFET是2nm工艺采用的纳米片场效应晶体管（NSFET ...

IT之家 10 月 17 日消息，第 70 届IEEE 国际电子设备年会（IEDM）将于 2024 年 12 月 7 日至 11 日在旧金山举行。 届时，诸如台积电、IMEC、IBM 和三星等各大半导体公司的研究人员将汇聚一堂，分享关于垂直堆叠互补场效应晶体管（CFET）技术的最新研究成果。 尽管GAA FET ...

近日，在比利时安特卫普举行的 ITF World 2023大会上，英特尔技术开发总经理 Ann Kelleher 介绍了几个关键领域最新技术发展，其中就包括了英特尔将采用堆叠式 CFET 晶体管架构，这也是英特尔首次公开介绍新的晶体管设计。 近日，在比利时安特卫普举行的 ...

CFET（垂直堆叠互补场效应晶体管）是一种 CMOS 工艺，其中晶体管垂直堆叠，而不是像所有先前的逻辑工艺那样位于同一平面，比如平面工艺、FinFET、纳米片场效应晶体管（NSFET，也称为环栅或 GAA）。CFET 将会被用于未来更为尖端的埃米级制程工艺。 本文引用地址 ...

来源：内容由半导体行业观察（ID：icbank）编译自imec，谢谢。 本周，在 2024 年 IEEE VLSI 技术与电路研讨会 (2024 VLSI) 上，imec ...

国内外开始积极探索下一代先进电晶体技术。 外媒eNewsEurope 报道，英特尔(Intel) 和台积电将在国际电子元件会议(IEDM) 公布垂直堆叠式(CFET) 场效晶体管进展，使CFET 成为十年内最可能接替闸极全环电晶(GAA ) 晶体管的下一代先进制程。 英特尔的 GAA 设计堆叠式 CFET ...

为解决CMOS技术持续微缩所面临的器件面积与性能瓶颈，研究人员围绕互补场效应晶体管(CFET)这一新型架构开展了系统性研究。该综述深入探讨了CFET在提升集成密度、优化静电控制及驱动电流方面的潜力，分析了其制造工艺挑战、电路设计机遇以及自热效应(SHE ...

本文通过TCAD建模分析15nm互补FET（CFET）与FinFET的几何与材料参数对直流和射频性能的影响，发现CFET通过垂直整合n/p通道有效 ...

在VLSI 2020上，IMEC发表了有关单片CFET的有趣论文，我有机会采访了其中一位作者Airoura Hiroaki。在业界众所周知，FinFET（FF）即将达到其定标寿命。三星已经宣布，他们将在3nm的时候转向水平纳米片（Horizontal Nanosheets ：HNS）。台积电（TSMC）保持3nm的FF，但预计将 ...